• Reset de Power-on. El MCU se resetea cuando el voltaje de suministro está debajo del umbral de Power-on (VPOT).

• Reset externo. El MCU se resetea cuando un nivel bajo está presente en el pin de RESET durante más de 50 ns.

• Reset del Watchdog. El MCU se resetea cuando el periodo del timer watchdog expira y el watchdog está habilitado.

Durante el reset, todos los registros de I/O se ponen a sus valores iniciales y el programa empieza su ejecución desde la dirección $000. La instrucción puesta en la dirección $000 debe ser la instrucción RJMP (salto relativo) a la rutina de manejo de Reset. Si el programa nunca habilita una fuente de la interrupción, los vectores de interrupción no se usan y el código de programa regular puede ponerse en estas posiciones. El diagrama del circuito en la siguiente figura muestra la lógica de Reset.

Figura. Lógica de Reset

La Tabla que se muestra a continuación define la temporización y los parámetros eléctricos de la circuitería de Reset.

Tensión umbral del pin RESET '

Periodo FSTRT de Time-out de retraso de RESET No programado

Periodo FSTRT de Time-out de retraso de RESET Programado

(*) El RESET de Power-on no funcionará a menos que la tensión de suministro esté por debajo de V_POT (bajada). 

El usuario puede seleccionar el tiempo de comienzo de acuerdo con el comienzo de un oscilador típico. El número de ciclos del oscilador del WDT usado para cada tiempo de salida se muestra en tabla siguiente. La frecuencia del Oscilador del watchdog es voltaje-dependiente.

Tabla. Número de ciclos del oscilador del Watchdog