MEMORIA DE DATOS EEPROM

Los AT90S8515 contienen 512 bytes de memoria de datos EEPROM. Está organizado como un espacio de datos separado, en el que pueden leerse y escribirse simples bytes. La EEPROM tiene una duración de por lo menos 100.000 ciclos del escritura/borrado. El acceso entre la EEPROM y la CPU se describe en el capítulo dedicado a la EEPROM y especifica los registros de dirección de la EEPROM, el registro de datos de la EEPROM y el registro de control de la EEPROM

TIEMPOS DE ACCESO A MEMORIA Y DE EJECUCIÓN DE INSTRUCCIÓN

Esta sección describe los conceptos de temporización de acceso general para la ejecución de la instrucción y para el acceso de memoria interna.

La CPU del AVR es manejada por el clock del sistema Ø, directamente generado por el cristal del clock externo para el chip. Ninguna división interna del clock es usada.

La figura siguiente muestra de forma paralela la búsqueda y la ejecución de la instrucción habilitadas por la arquitectura Harvard y el concepto de archivo de registro de rápido acceso. Éste es el concepto básico para obtener más de 1 MIPS por MHz con los únicos resultados correspondientes por funciones por costo, funciones por clocks y funciones por unidad de potencia.

La figura siguiente muestra el concepto de temporización interna para el archivo de registro. En un solo ciclo de clock se ejecuta una operación de ALU que usa dos operadores registro y el resultado se guarda en el registro destino.

Figura. Operación ALU de simple ciclo

El acceso a SRAM de datos interna es realizado en dos ciclos de clock de sistema como se describe a continuación.

Figura. Ciclos de acceso a Data SRAM on-chip