MEMORIA DE DATOS SRAM INTERNA Y EXTERNA La siguiente figura muestra cómo está organizada la memoria SRAM de los AT90S8515. |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Figura. Organización de la memoria SRAM del AT90S8515 |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
Las 608 posiciones de memoria de datos más bajas direccionan el archivo de Registro, la memoria de I/O y la memoria de datos SRAM interna. Las primeras 96 posiciones direccionan el archivo de Registro + la memoria de I/O, y las siguientes 512 posiciones direccionan la memoria de datos SRAM interna. Se puede poner una SRAM de datos externa optativa en el mismo espacio de memoria SRAM. Esta SRAM puede ocupar las posiciones que siguen a la SRAM interna y puede llegar hasta 64K - 1, dependiendo del tamaño de la SRAM. Cuando las direcciones de acceso del espacio de memoria de datos exceden las posiciones de la SRAM interna de datos, se accede a la SRAM de datos externa usando las mismas instrucciones que para el acceso a la memoria SRAM de datos interna. Cuando se accede al espacio de datos interno, los pines de strobe de lectura y escritura (RD' y WR') están inactivos durante todo el ciclo de acceso. El funcionamiento de la SRAM externa es habilitado poniendo a 1 el bit SRE en el registro MCUCR. Para el acceso a la SRAM externa toma un ciclo de clock adicional por byte comparado con el acceso a la SRAM interna. Esto significa que los órdenes LD, ST, LDS, STS, PUSH y POP toman un ciclo de clock adicional. Si la pila se sitúa en la SRAM externa, las llamadas y el retorno de subrutinas y las interrupciones toman dos ciclos de clock extra porque el contador de programa de 2 byte necesita un PUSH y un POP. Cuando se usa la interface de SRAM externa con estado de espera, se usan dos ciclos de clock adicionales por byte. Esto tiene el efecto siguiente: Las instrucciones de transferencia de datos toman dos ciclos de clock extras, mientras que las interrupciones, llamadas y retorno de subrutina necesitarán cuatro ciclos de clock más que lo especificado en el manual de juego de instrucciones. Los cinco modos de direccionamiento diferentes para la memoria de datos son: Directo, Indirecto, Indirecto con Desplazamiento, Indirecto con Pre-decremento e Indirecto con Post-incremento. En el archivo de registro, los registros R26 a R31 ofrecen registros puntero de direccionamiento indirecto. El direccionamiento directo alcanza todo el espacio de datos. El modo Indirecto con desplazamiento ofrece 63 posiciones de dirección que se extiende desde la parte baja de direcciones dadas por los registros Y o Z. Al usar los modos de direccionamiento indirecto de registros con pre-decremento y post-incremento automático, los registros de direcciones X, Y y Z son decrementados e incrementados. Los 32 registros de trabajo de propósito general, 64 registros de I/O, los 512 bytes de SRAM de datos interna y los 64K bytes de la SRAM de datos externa optativos en los AT90S8515 son todos accesibles a través de todos estos modos de direccionamiento. Vea la próxima sección para una descripción detallada de los diferentes modos de direccionamiento. |
||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||