|
|
|
|
|
|
| Registro de flag de Interrupción general–GIFR |
| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| $3A ($5A) | INTF1 | INTF0 | - | - | - | - | - | - | GIFR |
| Read/Write | R/W | R/W | R | R | R | R | R | R | |
| Initial Value | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Bit 7 – INTF1: Flag de interrupción externa 1 Cuando un flanco en el pin INT1 activa una petición de interrupción, el flag de interrupción correspondiente INTF1, se pone a set (uno). Si el bit I en SREG y el bit de habilitación de interrupción correspondiente INT1 en GIMSK están a set (uno), el MCU saltará al vector de interrupción. El flag es borrado cuando la rutina de interrupción se ejecuta. Alternativamente, el flag puede ser borrado escribiendo un "1" lógico en él. Este flag está siempre borrado cuando INT1 está configurado como una interrupción por nivel.
Cuando un flanco en el pin INT0 activa una petición de interrupción, el flag de interrupción correspondiente INTF0, se pone a set (uno). Si el bit I en SREG y el bit de habilitación de interrupción correspondiente INT0 en GIMSK están a set (uno), el MCU saltará al vector de interrupción. El flag es borrado cuando la rutina de interrupción se ejecuta. Alternativamente, el flag puede ser borrado escribiendo un "1" lógico en él. Este flag está siempre borrado cuando INT0 está configurado como una interrupción por nivel.
Estos bits son bits reservados en el AT90S8515 y siempre se leen como cero. |
|
|
|
