El TOV1 está a set (uno) cuando ocurre un desbordamiento en el Timer/Contador1. TOV1 es borrado por hardware al ejecutar el vector de manejo de interrupciones correspondiente. Alternativamente, TOV1 es borrado escribiendo un "1" lógico en el flag. Cuando el bit I en SREG, TOIE1 (habilitación de interrupción por desbordamiento del Timer/Contador1) y TOV1 están a set (uno), se ejecuta la interrupción por desbordamiento del Timer/Contador1. En modo de PWM, este bit está a set cuando el Timer/Contador1 cambia la dirección de cuenta al $0000.

Bit 6 – OCF1A: Flag 1A de comparación de salida

El bit OCF1A está a set (uno) cuando se compara el Timer/Contador1 y el dato en OCR1A (Registro 1A de comparación de salida). OCF1A es borrado por hardware al ejecutar el vector de manejo de interrupciones correspondiente. Alternativamente, OCF1A es borrado escribiendo un "1" lógico en el flag. Cuando el bit I en SREG, OCIE1A (habilitación de interrupciónA de comparación del Timer/Contador1) y el OCF1A están a set (uno), se ejecuta la interrupción de comparación del Timer/Contador1.

Bit 5 – OCF1B: Flag 1B de comparación de salida

El bit OCF1B está a set (uno) cuando se compara el Timer/Contador1 y el dato en OCR1B (Registro 1B de comparación de salida). OCF1B es borrado por hardware al ejecutar el vector de manejo de interrupciones correspondiente. Alternativamente, OCF1B es borrado escribiendo un "1" lógico en el flag. Cuando el bit I en SREG, OCIE1B (habilitación de interrupciónB de comparación del Timer/Contador1) y el OCF1B están a set (uno), se ejecuta la interrupción de comparación del Timer/Contador1.

Bit 4 – Res: Bit reservado

Este bit es un bit reservado en el AT90S8515 y siempre lee como cero.

Bit 3 – ICF1: Flag 1 de Captura de entrada

El bit ICF1 está a set (uno) para marcar un evento de captura de entrada, indicando que el valor del Timer/Contador1 ha sido transferido al registro de captura de entrada (ICR1). ICF1 es borrado por hardware al ejecutar el vector de manejo de interrupciones correspondiente. Alternativamente, ICF1 es borrado escribiendo un "1" lógico en el flag. Cuando el bit I de SREG, TICIE1 (habilitación de interrupción de captura de entrada del Timer/Contador1) y ICF1 están a set (uno), se ejecuta la interrupción de captura del Timer/Contador1.

Bit 2 – Res: Bit reservado

Este bit es un bit reservado en el AT90S8515 y siempre lee como cero.

Bit 1 – TOV: Flag de desbordamiento del Timer/Contador0

El bit TOV0 está a set (uno) cuando ocurre un desbordamiento en el Timer/Contador0. TOV0 es borrado por hardware al ejecutar el vector de manejo de interrupciones correspondiente. Alternativamente, TOV0 es borrado escribiendo un "1" lógico en el flag. Cuando el bit I de SREG, TOIE0 (habilitación de interrupción por desbordamiento del Timer/Contador0) y TOV0 están a set (uno), se ejecuta la interrupción por desbordamiento del Timer/Contador0.

Bit 0 – Res: Bit reservado

Este bit es un bit reservado en el AT90S8515 y siempre lee como cero.