Un Reset externo es generado por un nivel bajo en el pin de RESET '. Los pulsos de Reset más largos que 50 ns generarán un Reset, aunque no esté corriendo el clock. No se garantiza que pulsos más cortos generen un Reset. Cuando la señal aplicada alcanza los niveles de tensión Umbral de Reset (VRST) en su parte positiva, el Timer de retraso inicia el MCU después de que haya pasado el periodo de Time-out t_TOUT.

Figura. Reset externo durante el funcionamiento