|
|
|
|
|
|
Registro de control B del Timer/Contador1 – TCCR1B |
| Bit | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
| $2E ($4E) | ICNC1 | ICES1 | - | - | CTC1 | CS12 |
CS11 | CS10 | TCCR1B |
| Read/Write | R/W | R/W | R | R | R/W | R/W | R/W | R/W | |
| Initial Value | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
 Bit
7–ICNC1: Entrada de Captura1 Anuladora de Ruido (4 CKs) Cuando el bit ICNC1 es borrado (cero), se deshabilita la activación de la función anuladora de ruido de la entrada de captura. La captura de entrada se activa al primer flanco del subida/bajada probado en el ICP (input capture pin) como se especifica. Cuando el bit ICNC1 está a set (uno), cuatro muestras sucesivas son tomadas en el ICP, y todas las muestras deben ser alto/bajo según las especificaciones de activación de las entradas de captura en el bit ICES1. La frecuencia de la prueba es la frecuencia del clock XTAL.
Mientras el bit ICES1 es borrado (cero), el contenido del Timer/Contador 1 se transfiere al Registro de Captura de Entrada (ICR1) en el flanco de bajada del pin de captura de entrada (ICP). Mientras el bit ICES1 está a set (uno), el contenido del Timer/Contador 1 se transfiere al ICR1 en el flanco de subida del ICP.
Estos bits son bits reservados en los AT90S8515 y siempre su lectura es cero.
Cuando el bit de control CTC1 esta a set (uno), el Timer/Contador 1 es reseteado a $0000 en el ciclo de clock siguiente a la comparación A. Si el bit de control CTC1 es borrado, el Timer/Contador1 continúa contando y no es alterado por la operación de comparación. Desde que la operación de comparación es detectada en el ciclo de clock de la CPU que sigue a la operación, esta función se comportará de forma diferente cuando un prescaler mayor que 1 se use para el timer. Cuando se usa un prescaler de 1 y el registro de comparación A se pone a C, el timer contará como sigue si CTC1 está a set: ... | C-2 | C-1 | C | 0 | 1 | ... Cuando el prescaler se pone para dividir por 8, el timer contará de esta forma: ... | C-2, C-2, C-2, C-2, C-2, C-2, C-2, C-2 | C-1, C-1, C-1, C-1, C-1, C-1, C-1, C-1 | C, 0, 0, 0, 0, 0, 0, 0 | ... En modo de PWM, este bit no tiene efecto.
Los bits 2, 1 y 0 de selección de clock 1, definen la fuente del prescaler del Timer/Contador1. |
| CS12 | CS11 | CS10 | Descripción |
| 0 | 0 | 0 | Stop, el Timer/contador1 está parado |
| 0 | 0 | 1 | CK |
| 0 | 1 | 0 | CK/8 |
| 0 | 1 | 1 | CK/64 |
| 1 | 0 | 0 | CK/256 |
| 1 | 0 | 1 | CK/1024 |
| 1 | 1 | 0 | Pin externo T1, flanco descendente |
| 1 | 1 | 1 | Pin externo T1, flanco ascendente |
La condición de la Stop proporciona una función de habilitación/deshabilitación. del timer. Los modos de baja división de CK son divididos directamente desde el clock del oscilador CK. Si los modos del pin externo se usan para el Timer/Contador 1, las transiciones en PB1/(T1) pueden empezar la cuenta aun cuando el pin esté configurado como salida. Este rasgo puede dar al usuario el control de software de la cuenta. |
|
|
|
