INICIO WEB

REGISTRO DE CONTROL DEL TIMER WATCHDOG – WDTCR

Bit 7 6 5 4 3 2 1 0
$21 ($41) - - - WDTOE WDE WDP2 WDP1 WDP0 WDTCR
Read/Write R R R R/W R/W R/W R/W R/W
Initial Value 0 0 0 0 0 0 0 0
               

vortex.gif (320 bytes) Bits 7..5 – Res: Bits reservados

Estos bit son bits reservados en los AT90S8515 y siempre se leerán como cero.

vortex.gif (320 bytes) Bit 4 – WDTOE: Habilitación de desconexión del Watchdog

Cuando el bit WDE es borrado, este bit debe ponerse a set (uno). De otro modo, el Watchdog no se desactivará. Una vez se ponga a set, el hardware podrá borrar este bit a cero después de cuatro ciclos de clock. En la descripción del bit WDE se observa como se realiza un procedimiento de desactivación del Watchdog.

vortex.gif (320 bytes) Bit 3–WDE: Habilitación del Watchdog

Cuando el WDE está a set (uno) el Timer Watchdog se habilita y si el WDE es borrado (cero) la función del Timer Watchdog está deshabilitada. WDE sólo puede borrarse si el bit de WDTOE está a set (uno). Para desactivar un Timer Watchdog habilitado, debe seguirse el procedimiento siguiente:

1. En la misma operación, escriba un "1" lógico en WDTOE y WDE. Un "1" lógico debe ser escrito en WDE aunque esté a uno antes de empezar la operación de deshabilitación.

2. Dentro de los próximos cuatro ciclos del clock, escriba un "0" lógico en WDE. Esto desactiva el Watchdog.

vortex.gif (320 bytes) Bits 2 ..0–WDP2, WDP1, WDP0 : Prescaler 2, 1 y 0 del Timer Watchdog

Los bits WDP2, WDP1 y WDP0 determinan el prescaler del Timer Watchdog cuando el Timer Watchdog está habilitado. Los diferentes valores del prescaler y sus correspondientes periodos de Time-out se muestran en la tabla siguiente.

             
WDP2 WDP1 WDP0

Número de ciclos del oscilador WDT

Típico Time-out a Vcc = 3.0V

Típico Time-out a Vcc = 5.0V

0 0 0 16K cycles 47.0 ms 15.0 ms
0 0 1 32K cycles 94.0 ms 30.0 ms
0 1 0 64K cycles 0.19 s 60.0 ms
0 1 1 128K cycles 0.38 s 0.12 s
1 0 0 256K cycles 0.75 s 0.24 s
1 0 1 512K cycles 1.5 s 0.49 s
1 1 0 1.024K cycles 3.0 s 0.97 s
1 1 1 2.048K cycles 6.0 s 1.9 s

Tabla. Selección del prescaler del Timer Watchdog

              

Nota: La frecuencia del oscilador del Watchdog depende del voltage como se muestra en la sección de las Características Eléctricas.

La instrucción WDR (reset del Watchdog) siempre debe ejecutarse antes de que el Timer Watchdog se habilite. Esto asegura que el periodo de reset estará de acuerdo con la situación del predivisor del Timer Watchdog. Si el Timer Watchdog se habilita sin reset, no puede empezar a contar desde cero.

Para evitar un reset involuntario del MCU, el Timer Watchdog debe deshabilitarse o debe resetearse antes de cambiar la selección del predivisor.

           
                                         

ARRIBA