El modo Power
Down es prioritario sobre el Idle, en caso de activación simultaneaMODOS DE OPERACIÓN EN REDUCCIÓN DE CONSUMO
En ocasiones nos encontramos con aplicaciones en las cuales el consumo del µC es critico, por ello se han diseñado versiones CMOS que poseen modos de funcionamiento de bajo consumo de potencia.
Los modos de reducción en el CMOS son dos, modo IDLE (Ralentizado) y el modo POWER DOWN (Baja potencia).
El registro que se encarga de controlar estas funciones es el PCON (Power Control Register), que se encuentra en los SFRs dirección 87H.
PCON (Power Control, Dirección 87H)
El 8051 tiene dos modos de operación con bajo consumo de corriente: el modo Idle y el modo Power Down. Se entra en estos modos activando ciertos bits de este SFR. En la siguiente tabla se detalla mejor:
| PCON (87H) | |||||||||||||||||
|
|||||||||||||||||
| SMOD | Duplica la velocidad de comunicación de la línea serie en los modos 1, 2 y 3. | ||||||||||||||||
| GF1 | Flag de propósito general. | ||||||||||||||||
| GF0 | Flag de propósito general. | ||||||||||||||||
| PD | Activando este bit se entra en modo Power Down. | ||||||||||||||||
| IDL | Activando este bit se entra en modo Idle. | ||||||||||||||||
El modo Power
Down es prioritario sobre el Idle, en caso de activación simultanea
En este modo de funcionamiento entramos cuando el µC ejecuta una instrucción que setea el bit IDL del registro PCON (PCON.0). En este momento el microcontrolador queda ralentizado, ya que la CPU no recibe la señal de reloj como tal y como se pude comprobar en la figura debido al bloqueo que realiza la puerta a la que está conectada esta señal proveniente del registro PCON.
figura:DIAGRAMA DE BLOQUES DE POWER DOWN E IDLE
El estado de la CPU se preserva en su totalidad. El puntero de la pila (SP), el contador de programa (PC), la palabra de estado (PSW), el acumulador (ACC) y el resto de registros mantienen sus valores durante el modo IDLE. Las patillas de los puertos tienen estados lógicos que tenían en el instante en que fue activado el modo IDLE, ALE y PSEN' mantienen un nivel lógico alto.
Existen dos maneras de salir del modo IDLE.
Mediante la activación de cualquier interrupción autorizada, de manera que el bit IDL del registro PCON sea desactivado por harware. La interrupción se atenderá y la próxima instrucción que se ejecute será la siguiente a la instrucción RET I, que será secuencialmente, la siguiente a la instrucción que puso el microcontrolador en el estado IDLE.
Mediante el RESET harware, que borra el bit IDL, reanudándose el programa desde donde fue parado, es decir, en la instrucción siguiente a la que llevo al µC a estado IDLE.
Igual que anteriormente, al instrucción que activa PD en el registro PCON (Véase figura anterior) es la última que se ejecuta. En este modo, se para la generación de reloj del microcontrolador, con lo que se detienen todas las funciones, pero la información sobre la RAM y los SFRs se mantienen. Las patillas de los puertos de salida mantienen sus respectivos valores imagen de los que presentan en sus respectivos registros del SFR. Las patillas ALE y PSEN' permanecen a nivel bajo.
La única posibilidad de salir del modo POWER DOWN es con un RESET por hardware.
Cuando estamos
en POWER DOWN, la tensión de alimentación, puede reducirse hasta 2V, ahora bien, se ha
de tener cuidado y asegurar que esta tensión no se reduzca antes de que entremos en el
modo POWER DOWN y que debe volver a su valor nominal antes que el modo POWER DOWN
finalice.