PUERTO B

El Puerto B es un puerto bidireccional de I/O de 8-bit. Se asignan tres posiciones de dirección de memoria de I/O para el Puerto B, uno para el Registro de Datos–PORTB, $18($38), Registro de Dirección de Datos–DDRB, $17($37) y los pines de entrada del Puerto B–PINB, $16($36). Las direcciones de los pines de entrada del Puerto B son sólo de lectura, mientras que el Registro de datos y el Registro de Direcciones de Datos es de lectura/escritura. Todos los pines del puerto tienen resistencias de Pull-up seleccionables individualmente. Los buffers de salida del Puerto B pueden llevar 20 mA y así manejar directamente displays LED. Cuando se usan los pines de PB0 a PB7 como entradas y ponen externamente a Pull-low, pueden dar corriente si las resistencias de Pull-up internas se activan.

Los pines del Puerto B con sus funciones alternativas se muestra en la siguiente tabla.

     SS' (Entrada de selección de exclavo del SPI)

     MOSI (Bus SPI Maestro salida/exclavo entrada)

     MISO (Bus SPI Maestro entrada/exclavo salida)

Tabla. Funciones alternativas de los pines del Puerto B

Cuando los pines se usan para las funciones alternativas, los registros DDRB y PORTB tienen que ser puestos según la descripción de las funciones alternativas.

La dirección de los pines de entrada del Puerto B (PINB) no es un registro; esta dirección habilita el acceso al valor físico en cada pin del Puerto B. Al leer PORTB, se lee el latch de datos del Puerto B y al leer PINB, se leen los de valores lógicos existentes en los pines.

Los ocho pines del Puerto B tienen la misma funcionalidad cuando se usan como pines de I/O digitales. PBn, pin de I/O general: El bit DDBn en el registro DDRB selecciona la dirección de este pin. Si DDBn está a set (uno), PBn se configura como un pin de salida. Si DDBn se borra (cero), PBn se configura como un pin de entrada. Si PORTBn está a set (uno) cuando el pin se configura como un pin de entrada, se activa la resistencia Pull-up del MOS. Para desconectar la resistencia de Pull-up, el PORTBn tiene que ser borrado (cero) o el pin tiene que ser configurado como un pin de salida. Los pines del Puerto B están en tri-estado cuando una condición de Reset se pone activa, aun cuando el clock no esté activo.

  Tri-estado (alto-Z)

  PBn puede dar corriente si ext. está a pull-low

  Salida Push-pull Cero

Tabla. Efectos de DDBn en los pines del Puerto B

SCK–Puerto B, Bit 7

SCK: Pin de salida del clock maestro, pin de entrada del clock esclavo para el canal SPI. Cuando el SPI se habilita como esclavo, este pin se configura como una entrada sin tener en cuenta la situación de DDB7.

Cuando el SPI se habilita como un maestro, la dirección del dato de este pin es controlada a través de DDB7. Cuando el pin es obligado a ser una entrada, el Pull-up todavía puede ser controlado por el bit PORTB7. Vea la descripción del puerto SPI para conocer más detalles.

MISO–Puerto B, Bit 6

MISO: Pin de entrada de datos maestro, pin de salida de datos esclavo para el canal SPI. Cuando el SPI se habilita como un maestro, este pin se configura como una entrada sin tener en cuenta la situación de DDB6. Cuando el SPI se habilita como esclavo, la dirección del dato de este pin es controlada a través de DDB6. Cuando el pin es obligado a ser una entrada, el Pull-up todavía puede ser controlado por el bit PORTB6. Vea la descripción del puerto SPI para conocer más detalles.

MOSI–Puerto B, Bit 5

MOSI: Salida de datos del maestro del SPI, entrada de datos del esclavo para el canal SPI. Cuando el SPI se habilita como esclavo, este pin se configura como una entrada sin tener en cuenta la situación de DDB5.

Cuando el SPI se habilita como un maestro, la dirección del dato de este pin es controlada a través de DDB5. Cuando el pin es obligado a ser una entrada, el Pull-up todavía puede ser controlado por el bit PORTB5. Vea la descripción del puerto SPI para conocer más detalles.

SS–Puerto B, Bit 4

SS': Entrada de selección del puerto esclavo. Cuando el SPI se habilita como esclavo, este pin se configura como una entrada sin tener en cuenta la situación de DDB4. Como esclavo, el SPI se activa cuando este pin se maneja a nivel bajo. Cuando el SPI se habilita como un maestro, la dirección del dato de este pin es controlada a través de DDB4. Cuando el pin es obligado a ser una entrada, el Pull-up todavía puede ser controlado por el bit PORTB4. Vea la descripción del puerto SPI para conocer más detalles.

AIN1–Puerto B, Bit 3

AIN1: Entrada negativa del Comparator analógico. Cuando se configura como una entrada (se borra DDB3 [cero]) y con la resistencia interna de Pull-up del MOS desconectada (se borra PB3 [cero]), este pin también sirve como la entrada negativa del Comparator Analógico del Chip.

AIN0–Puerto B, Bit 2

AIN0: Entrada positiva del Comparator analógico. Cuando se configura como una entrada (se borra DDB2 [cero]) y con la resistencia interna de Pull-up del MOS desconectada (se borra PB2 [cero]), este pin también sirve como la entrada positiva del Comparator Analógico del Chip.

T1–Puerto B, Bit 1

T1: Fuente de cuenta del Timer/Contador1. Vea la descripción del Timer para conocer más detalles.

T0–Puerto B, Bit 0

T0: Fuente de cuenta del Timer/Contador0. Vea la descripción del Timer para conocer más detalles.